高速串行数据接收器专用集成电路的可测性设计
new
高速串行数据接收器专用集成电路的可测性设计的英文翻译
基本释义
Design for Test in ASIC of High Speed Deserializer
高速串行数据接收器专用集成电路的可测性设计的相关资料:
临近单词
高
高分子链段
目录
查词历史
英 汉