Method of Component Modeling in FPGA Logical Test

• FPGA逻辑测试中的器件建模方法