采用独立复位信号的同步时序电路可测试性设计
new
采用独立复位信号的同步时序电路可测试性设计的英文翻译
基本释义
A Combination of Partial Reset and Observation Point Insertion for Synchronous Sequential Circuits
采用独立复位信号的同步时序电路可测试性设计的相关资料:
临近单词
采
采准切割
目录
查词历史
英 汉