Our system can effectively simulate RTL Verilog, and support if-then-else structure with time delay.

• 本系统能够有效地对RTL级Verilog算法进行符号模拟,并且支持带有时间延迟的If结构的符号模拟。